



提升 ZVS 全桥性能的技术

应用笔记

2006 年 4 月 4 日

AN1246.0

前言

ZVS（零电压开关）全桥拓扑已经出现多年，并且已成为业界主流。虽然这种拓扑具有很多优点，但是也给设计人员带来一些有意思的挑战。这种拓扑的主要缺点之一就是需要一个复杂的栅极驱动来生成正确的开关波形信号。使用 Intersil 公司的 ISL6752 和 ISL6753 等器件，就可以克服上述缺点。

另一个挑战就是可以实现零电压开关的有限负载范围。精良的设计能够低至最大负载的 50% 实现 ZVS。但是，有一些技术能够有助于提升 ZVS 拓扑的工作范围，使之能够低至最大负载电流的 10%。本文将讨论这些技术。

适用范围

本设计指南提供了提升 ZVS 全桥拓扑的零电压范围方法。这些方法对硬件电路进行最小的改动，同时不仅在零电压开关上，还在其他方面，例如降低共模电流、限制输出二极管的电压等方面，都显著提高电路的性能。设计指南还给出了一些有用的应用电路例子。

能量和谐振

零电压开关的关键在于，存贮于变压器电感中的能量以及电路中的电容充放电所需的能量的对比关系。增大电感存贮的能量，或者减小电容都会使得变换器设计能够在较低的输出电流下进行零电压开关。

存贮的能量 E 可通过公式表示为：

$$E = \frac{1}{2} L_{RES} I^2 \quad (\text{EQ. 1})$$

这里， L_{RES} 为变压器的等效谐振电感，I 为流过等效电感的电流大小。根据所采用的技术不同，这个电感最小可以只包含漏感，最大能包含折算到原边的输出电感量。在后面部分会有更详细的讨论。

在续流阶段结束时刻，或者就在开始功率传输阶段之前的时刻，就要求提供 ZVS 所需的能量。变压器的初级电压与电流如图 1 所示。续流电流出现在时刻 T0 与 T1 之间。ZVS 在 T1 时刻需要能量。通常的全桥拓扑中，由于所有的开关器件在续流时刻都处于关断状态，因此电流为零。但是，在 ZVS 全桥拓扑这样的初级钳位拓扑中，在续流模式期间，电流还能够继续流动。在 T1 时刻，当初级钳位结束后，环流继续流动，对 MOSFET 的电容以及其他寄生电容进行充放电。




FIGURE 1. TRANSFORMER VOLTAGE AND CURRENT

图 1 变压器电压以及电流

可以采用三种关键技术来提升 ZVS 的性能：

- 减小电容
- 增大变压器等效谐振电感
- 增大 T1 时刻的续流电流

由于在采用这三种方法时，电容以及变压器等效谐振电感都会改变，因此在 T1 时刻，谐振瞬态持续时间也会发生变化。

谐振持续时间取决于上下侧 MOSFET 的寄生电容的充放电时间。该电容大小是漏-源电压的函数，也就是我们熟知的 C_{OSS} （栅-漏电容加上漏-源电容）。关于 C_{OSS} 的信息可以在器件生产厂家的数据表上查到。由于该电容为电压的函数，采用按照下式定义的平均电容

C_{AVG} ：

$$C_{AVG} = \frac{1}{V_B} \int_0^{V_B} C_{OSS}(V) dV \quad (\text{EQ. 2})$$

这里， V_B 定义为 ZVS 全桥变换器的供电电压。由于必须对上下侧的 MOSFET 进行充放电，因

此总的电容为 C_{AVG} 的两倍。故谐振频率可以通过下式来估算：

$$F_{RES} = \frac{1}{2\pi\sqrt{2L_{RES}C_{AVG}}} \quad (\text{EQ. 3})$$

由于 MOSFET 在四分之一周期后打开 ($\pi/2$ 弧度), 因此打开延时为:

$$T_{DELAY} = \frac{1}{4F_{RES}} = \frac{\pi\sqrt{2L_{RES}C_{AVG}}}{2} \quad (\text{EQ. 4})$$

公式 4 表明, 如果谐振电感或者 MOSFET 的电容增大, 则谐振时间也会增大。这个延时会使得可用的占空比减小, 而且, 在计算最大占空比的时候必须考虑这个延时。一般来说, 谐振时间越小越好。

在 400V 的设计中, 典型的谐振时间为 300ns, 而在 48V 的设计中, 谐振时间为 100ns。建议增大存储能量的电感, 同时减小决定谐振时间以及能量需求的电容。

增大 L_{RES}/C_{AVG} 比例的另一个原因是, 减小能够实现完全 ZVS 的临界电流。变压器上的谐振电压幅度取决于电感中的电流以及 LC 网络的特性阻抗, 即 MOSFET 的电感与电容之比。电压等于:

$$V_{RES} = I_{PRI}\sqrt{\frac{L_{RES}}{2C_{AVG}}} \quad (\text{EQ. 5})$$

这里 I_{PRI} 为流经变压器初级的电流, 而 V_{RES} 为在谐振期间变压器两端的电压。随着初级电流 I_{PRI} 由于负载的增大而增大, 谐振电压幅度也会增大, 直至被电源电压 V_B 钳位, 然后 I_{PRI} 会流经 MOSFET 沟道或者体二极管。注意, 该特征阻抗的值越大越好, 以使初级电流很小, 满足 $V_{RES} > V_B$, 以达到 ZVS 条件。出于设计目的, 变压器的等效谐振电感应该尽可能的大, 但是不能过大, 以免影响谐振时间, 同时 MOSFET 的电容应该保持在最小。

还要注意的, 通过设置使 V_{RES} 与 V_B 相等, 求解 I_{PRI} , 变换器进行 ZVS 的折算 (到原边) 最小负载电流可以估算出来。

现在, 已经建立了对 ZVS 拓扑的基本的理解, 下面讨论提升 ZVS 变换器性能的技术。

变压器

每次变压器的初级绕组两端的电压改变的时候, 必须对变压器绕组的电容进行充放电。这不仅会使可用能量减小, 而且还是共模电流的来源, 引起 EMI 发射。

这时可以在变压器的初级与次级绕组之间增加更多的绝缘带, 绝缘层厚度增大两倍或者三倍, 不会使整个变压器的尺寸变化太大。增加绝缘层厚度会使漏感增大, 维持 ZVS 工作的负载电流变得更低。根据绝缘带的厚度不同, 共模电流可以减小至二分之一到三分之一。

与其他拓扑不同的是，在 ZVS 全桥拓扑中，漏感是有益的。在标准全桥拓扑中，漏感越高，在初级一侧的缓冲器的功率损失越多。在 ZVS 全桥拓扑中，能量越高越好。

如果一味增大漏感，也会引起不利的效应。一个不利效应就是由于磁场强度 H 很高所引起的变压器绕组的趋肤电流。如果磁场强度 H 很高，应该将初级与次级绕组交错绕制，以减小交流绕组损失。

对变压器还可以进行另外一个改动，就是使得变压器磁芯有气隙。这会降低磁化电感，增加磁化电流，进而也就增加了存贮的能量。甚至很小的气隙都能够提升 ZVS 的性能，因为存贮的能量与 I^2 成正比的。使变压器磁芯具有气隙能稍微改善 ZVS 性能，也会产生其他的益处。

- 变压器磁芯的气隙最好超过 2mil，使各变压器磁化电感的离散性将显著降低。当两个半磁芯放在一起的时候，由于装配表面的不平整，会形成 0 至 2mil 的气隙。
- 如果变换器的供电为稳压电源，例如 PFC 的输出，可以使磁芯具有气隙，来获得斜坡补偿所需的磁化电流。

增加磁芯气隙的缺点就是会稍微增加初级的电流，以及 MOSFET 的导通损失。

MOSFET

减小电容的另一个方法就是采用低电容的 MOSFET。通常都尽量采用具有低导通电阻 R_{DSON} 的 MOSFET，来使导通损失最小。但是，低导通电阻的 MOSFET 具有较高的电容，该电容不利于变换器 ZVS 工作时的最小负载。由于电容较大，在没有发生 ZVS 的负载较小的情况下，开关损失是主要的问题。

图 2 给出了一个例子。1 号 MOSFET 为具有低导通电阻 R_{DSON} 、大电容的 MOSFET。2 号 MOSFET

具有两倍的导通电阻 R_{DSON} ，一半电容或者一半基片尺寸的 MOSFET。在本例中，1 号 MOSFET 设计在低于 5A 时不会进行 ZVS。注意，在负载电流为 0A 时，该 MOSFET 的功率损失远高于在满负载时的损失。这是由于开关损失远高于导通损失的缘故。在传统全桥拓扑中，因为功率损失总是导通损失与开关损失的总和，功率损失曲线是单调的，而且数值很大。在 ZVS 全桥拓扑中并非如此。在本例中，1 号 MOSFET 在没有负载时的功率损失要比满负载时的功率损失多 15W。




FIGURE 2. MOSFET POWER LOSS

图2 MOSFET 功率损失

2号 MOSFET 在满负载时具有更高的导通损失，但是在负载较小时具有较低的开关损失。还要注意的，在负载电流低于 3A 之前，开关损失不会引起主要问题。更低的电容在达到 ZVS 工作所需的能量也越低。虽然导通损失为较高的 20W，但是也低于 1号 MOSFET 的最大 25W 的损失。当要考虑最大损失时，采用 2号 MOSFET 会具有更好的热性能。

饱和磁芯

ZVS 型全桥拓扑的关键创新之一就是采用了饱和磁芯来改善 ZVS 工作范围以及阻尼输出二极管上的振荡。下面的电路示意输出放置饱和磁芯。




FIGURE 3. CIRCUIT WITH SATURABLE CORES

图 3 具有饱和磁芯的电路

要理解饱和磁芯的工作原理及其在改善 ZVS 工作性能方面的作用，需要先回顾一下磁性材料特性的背景知识。

理论

所有的磁性材料都有 B-H 回线代表的回滞特性，该回线表明了磁场强度 H 与磁通密度 B 之间的关系。B-H 曲线斜率就是磁导率。

在本应用中，饱和磁芯一般只工作于 B-H 回线的四分之一部分，如下图所示。




FIGURE 4. B-H LOOP

图 4 B—H 环

随着磁场强度 H 从零开始增大，磁通密度 B 也开始增大，直至发生饱和，就是 B_{SAT} 。当达到 B_{SAT} 时，材料的磁导率下降至 μ_0 ，即真空的磁导率。达到 B_{SAT} 时的磁场强度为 H_{SAT} 。

当 H 进一步增大时， B 以一个很小的速率增大，该速率由 μ_0 决定。在这种状态下，材料发生饱和。

现在，如果 H 下降， B 不会显著下降，直至 H 变成稍微负向才会显著下降，此刻磁芯开始复位。复位（去磁化）磁芯所需要的 H 的大小记为矫顽力 H_c 。

基于这个信息，可以进行一些简化。如果 $H < H_{SAT}$ ，磁导率 ($\mu = B/H$) 为高，而当 $H > H_{SAT}$ ，磁导率为低，如下图所示。




FIGURE 5. PERMAEBILITY vs H

图 5 磁导率 VS H

由于电感与磁导率直接相关，因此电感也会随着磁场强度 H 而变化。但是电感还依赖于磁芯的物理形状及其磁场性质。当前只采用螺线管形状的磁芯，因为这种形状易于绕组，成本低。饱和磁芯的外形如图 6 所示。




FIGURE 6. SATURABLE CORE GEOMETRY

图 6 饱和磁芯的几何形状

有一对很重要的磁芯参数需要考虑，一个是 l_m ，磁芯的平均磁路长度，另一个是等效截面积 A_e ，螺线管形状的磁芯电感为：

$$L = \frac{\mu(I)N^2 A_e}{l_m} \quad (\text{EQ. 6})$$

这里 $\mu(I)$ 表示 μ 为 I 的函数。磁芯的磁导率具有两个状态，因此，电感也具有两个状态。磁场强度 H 与电流 I 之间的关系为：

$$H = \frac{I \times N}{l_m} \quad (\text{EQ. 7})$$

这里 I 为电流，N 为匝数。故饱和时需要的电流幅度为：

$$I_{SAT} = \frac{H_{SAT} \times l_m}{N} \quad (\text{EQ. 8})$$

在零偏置或者低偏置的时候，磁芯具有很高的磁导率 μ ，而在电流高于 I_{SAT} 的时候， μ 降至 μ_0 。电感与电流的函数关系如下图所示：




FIGURE 7. INDUCTANCE vs I_{SAT}

图 7 电感 VS I_{SAT}

图 7 表明，当 $I < I_{SAT}$ 时，电感为高值，而当 $I > I_{SAT}$ 时，电感值接近零。

现在可以应用磁芯的特性来理解电路中的磁芯的工作。当电压第一次施加在磁芯上时，电流线性增大。在此期间，磁芯处于阻滞状态，此刻磁芯就像一个很高的阻抗或者很大的电感一样。当电流达到 I_{SAT} 时，电感大小降至 0 亨利左右附近，阻抗变得非常低。如果电路中还有其他阻抗，则施加的电压主要降在其他阻抗元件上，饱和磁芯上的压降几乎为零。下图给出了这个效应的图形解释。




FIGURE 8. BLOCKING CHARACTERISTICS

图 8 阻滞特性

在电流逐渐上升至 I_{SAT} 之前，饱和磁芯就像一个高阻抗（开关开路）一样。磁芯保持高阻抗的时间，就是我们熟知的阻滞时间 t_B 。还需要注意的是，根据法拉第定律，磁场磁芯具有伏秒积恒定的特性。如果施加在磁芯上的电压 (V_{CORE}) 增大，阻滞时间会按照比例减小，以满足伏秒积不变。造成这个现象的原因是，如果 V_{CORE} 增大，电流上升的速率也会跟着增大，因此达到 I_{SAT} 所需的时间减少了。

电压、电流以及时间之间的关系相当简单。如果 $I < I_{SAT}$ ，饱和磁芯就像一个电感：

$$V = L \frac{di}{dt} \quad (\text{EQ. 9})$$

施加的电压已知， di 就是 I_{SAT} ， dt 为阻滞时间 t_B 。求解 t_B 为：

$$t_B = \frac{L \times I_{SAT}}{V_{CORE}} \quad (\text{EQ. 10})$$

在上式中，代换 L 与 I_{SAT} ，得：

$$t_B = \frac{1}{V_{CORE}} \times \left[\frac{\mu N^2 A_e}{l_m} \right] \times \left[\frac{H_{SAT} l_m}{N} \right] \quad (\text{EQ. 11})$$

简化该式，得：

$$t_B = \frac{1}{V_{CORE}} \times [A_e N] \times [H_{SAT} \mu] \quad (\text{EQ. 12})$$

该式表明，阻滞时间是所施加电压 (V_{CORE})、磁芯形状、匝数 ($A_e N$) 以及磁性材料性质 ($H_{SAT} \mu$) 的函数。式 12 表明了一个很有趣的关系，首先，阻滞时间与平均磁路长度 l_m 无关。对于给定的磁性材料，改变匝数或者磁芯的面积影响阻滞的能力。不同的磁性材料具有不同的 $H_{SAT} \mu$ 值。例如 Magnetics 公司的 J 系列与 W 系列材料具有相同的 $H_{SAT} \mu$ 值，但是 R 材料就不同。式 12 是近似的关系式，但是在探讨相对关系时很有用。该式是在假设所施加的电压不变的情况下推导出来的，但实际情况中，电压波形非常复杂。即使使用式 12 也很难精确预测阻滞时间，该式只是表明什么参数变化会改变阻滞时间。

下一个需要讨论的问题是磁芯如何复位。根据前面讨论的磁性材料的 B-H 回线特性，如果 H 不变成负向来复位磁芯，磁芯会一直处于饱和的状态。磁芯的复位与整流器的反向恢复特性有直接关系。

在电路中，当磁芯与二极管串联的时候，有少量的反向电荷（或者电流）来复位磁芯。这个反向电流是由于二极管电容（肖特基）放电或者关断期间结电荷所产生的。该电流将磁芯复位至某一点处，以形成较小的环。假设有足够的反向电流达到 $-H_c$ ，复位的程度取决于施加在磁芯上的电压以及电压施加的时间长度。当磁芯复位的时候，反向电流必须等于 $-H_c$ 所对应的电流大小。这个行为使得反向恢复特性变软。需要注意的是， H_c 并不是一个固定的值，而是依赖于磁芯磁导率以及磁通的变化速率。故磁芯的复位程度，取决于二极管结中存贮的电荷。

已经发现 Magnetics 公司的 J 系列与 W 系列材料具有非常好的阻滞特性。但是，R 系列材料或者 Metglas® 的 FT-3 与 2714A 材料（Metglas 公司/日立公司）使用典型的肖特基二极管就不能复位而保持饱和状态。究其原因，是因为这些材料比 W 材料或者 J 材料具有更高的 H_c ，因此反向电流不够大，或者持续时间不够长，以至不能全面的复位磁芯。故磁芯不能形成更小的环。当采用肖特基二极管、GaAs 二极管或者 SiC 二极管时就可以看到这个现象。对于 PN 结二极管，效果则大不相同。这些二极管具有很高的反向恢复电荷，而反向恢复电荷与二极管工作时的正向电流直接成正比。随着流经二极管的正向电流的增大，饱和磁芯会复位得更深，B-H 回线增大。当然，B-H 回线面积的增大意味着功率损耗的增加，还意味着阻滞时间随着正向电流的增加而增加。这两种效应都不是希望出现的。不推荐饱和磁芯采用 PN 结二极管来复位，除非 PN 结二极管具有良好的反向恢复特性。

对于低电压的设计来说， t_B 与 V_{CORE} 与匝数成正比。但是在高电压的情况下，会发生很有

意思的现象。磁芯损耗还依赖于所采用的二极管。磁芯损耗定义为：

$$P_{\text{core}} = f \int_0^{\tau} \mathbf{B} \times \mathbf{H} dt = f \times \frac{1}{\mu} \int_0^{\tau} (\Delta B)^2 dt \quad (\text{EQ. 13})$$

这里， f 为开关频率， ΔB 定义为磁环的磁通密度的变化量。复位电流决定了磁芯复位的程度。随复位电流的增加， ΔB 也增大。这就具有阻滞的效果，例如：

$$V_{\text{CORE}} \times t_B = N A_e \Delta B \quad (\text{EQ. 14})$$

由于磁芯电感变化，施加在二极管上的 dv/dt 也会变化，故复位电流也会变化。因此，随着 N 的增加，电感也增加，复位电流减小， ΔB 也会减小。这样一来，随着 N 增大 ΔB 减小，

$V_{\text{CORE}} \times t_B$ （电压时间积）就不容易预测了。下图是 48V 输出电源的实验结果。




FIGURE 9. CORE LOSS, BLOCKING TIME EFFECTS WITH NUMBER OF TURNS

图9 磁芯损耗、阻滞的伏秒效果随匝数的变化

图中表明，在某一个工作范围内，改变匝数对阻滞施加影响很小，但是对磁芯损耗影响很大。这是高电压设计所必须考虑的因素。

电路中饱和磁芯的行为

ZVS 全桥拓扑中的饱和磁芯的作用就像一个开关，操纵次级电流，使得在续流期间初级电流

最大。在标准的全桥拓扑中，在续流期间，输出电感的电流分别流入每一个次级绕组，而初级绕组中则没有电流。在 ZVS 型全桥拓扑中，次级绕组只有一侧导通。下面一步步说明每一种工作模式，解释饱和和磁芯的作用。

导通模式 1

导通模式 1，也就是功率传输阶段，

- Q1 与 Q4 导通
- Q2 与 Q3 关断
- L1 为复位状态（高阻）
- L2 为饱和状态（短路）

电流流经 Q1 与 Q4 的沟道，变压器上施加的电压是电源的电压。由于次级电压的缘故，L1 串联的二极管反偏截止，次级电流全部流经 L2。




FIGURE 10. ON MODE 1

图 10 模式 1

续流模式

对于续流模式，

- Q1 导通
- Q2、Q3 与 Q4 关断
- L1 为复位状态（高阻）
- L2 为饱和状态（短路）

电流流经 Q1 的沟道以及 Q2 的体二极管，变压器初级绕组两端的电压大约为 0V。次级绕组两端的电压也为 0V，同时次级一侧的续流电流继续流经 L2。L2 处于饱和状态，而 L1 仍然处于复位状态（高阻状态），L1 上没有足够的电压使得电流升高至使磁芯饱和。在此期间，初级一侧的续流电流将为磁化电流与反射的输出电感电流之和。




FIGURE 11. FREE-WHEELING MODE

图 11 续流模式

谐振模式

对于谐振模式，

- Q2 导通
- Q1、Q3 与 Q4 关断
- L1 为阻滞状态（高阻）

- L2 为饱和状态（短路）

电流继续流经初级与次级绕组。初级绕组的电流对 Q1 的电容充电，对 Q3 的电容放电。在节点 Q1 与 Q3 处，电压减小，而变压器上的电压极性开始反向，次级的电压极性也开始反向。随着电压极性的反向，L1 两端的电压会增大，但是直到饱和之前 L1 一直保持阻尼状态。在此期间，输出电感电流继续流经 L2，协助 ZVS 转换。

随着 L1 开始饱和，L1 两端的电压开始下降，在与 L2 串行的二极管两端产生反向电压，输出电感电流从 L2 转向 L1。正因为与 L2 串行的二极管两端电压反向，来自于该二极管的反向恢复电流将 L2 复位。此后，L2 全面复位，而 L1 处于饱和状态。




FIGURE 12. RESONANT MODE

图 12 谐振模式

此为关键模式，此时初级绕组电流要求达到最大，以对电容进行充放电来进行 ZVS 操作。饱和磁芯通过使得初级电流保持尽可能大，有助于操纵电流来达到这点。

导通模式 2

导通模式 2，是另一个功率传输阶段，

- Q2 与 Q3 导通

- Q1 与 Q4 关断
- L1 为饱和状态（短路）
- L2 为复位状态（高阻）

电流流经 Q2 与 Q3 的沟道。因为发生 ZVS 时，如果存在多余的 ZVS 能量，比如超出临界值的负载，初级电流的方向必须在功率传输到次级之前发生反向。由此引入的延时会导致前面提过的有效占空比的降低。L1 经过了阻滞状态，现在处于饱和状态。L2 现在则完全复位，处于高阻状态。




FIGURE 13. ON MODE 2

图 13 模式 3

一旦增加了饱和磁芯，并且饱和磁芯具有正确的阻滞时间，初级波形中会有很显著的变化，如下图所示。




FIGURE 14. PRIMARY WAVEFORMS WITH CORES

图 14 带有磁芯的初级波形

由于次级电流流经次级的一侧绕组，初级的续流电流正好是输出电感反射的电流加上磁化电流之和。对于 ZVS 来说，在 T1 时刻的能量有显著的提高。还需要注意的是，输出电感的大小对初级一侧的续流电流有影响。电感较高有助于 ZVS。

谐振电感

增加饱和磁芯还会对谐振电感造成影响。谐振转换时间通常基于变压器的漏感的大小，但是增加饱和磁芯会使这一点发生变化。下图给出了处于谐振模式下的等效电路。




FIGURE 15. RESONANT MODE EQUIVALENT CIRCUIT

图 15 谐振模式下的等效电路

电路中的变压器是匝比为 $N:1$ 的理想变压器。漏感以及磁化电感都用初级侧的分立元件来表示。输出为中心抽头的，带有二极管、饱和磁芯以及输出滤波器。谐振模式期间，一个磁芯处于阻尼状态，而另一个磁芯则处于饱和状态。变压器次级的大部分电压都加在处于阻尼状态的饱和磁芯上，两个二极管都处于导通状态，只是其中一个二极管流过大部分电流。记住这一点，就可以将二极管以及饱和的磁芯重新画成短路的形式。那么电路就可简化成图15的中间那个电路图。将全部的电路元件都反射至初级一侧，还可以进行进一步的简化。由于磁化电感 L_M 远远大于漏感 L_L ($L_M \gg L_L$)，电路可以进一步简化为磁化电感与处于阻尼状态的饱和磁芯反射至初级后的等效电感并联的形式。如果饱和磁芯反射后的等效电感远远大于磁化电感，甚至还可以进行进一步的简化。现在，磁化电感 L_M 变成谐振电感 L_{RES} 。这就大大增加了存储的能量。采用这种带有饱和磁芯的技术，在最大负载的10%处达到ZVS工作不是很困难的。下式给出了谐振电感的公式。

$$L_{RES} = \frac{1}{\frac{1}{L_M} + \frac{1}{L_{SAT} \left[\frac{N}{2} \right]^2}} + L_L \quad (\text{EQ. 15})$$

此式表明，根据饱和磁芯的电感大小，谐振电感可以在从变压器的漏感至磁化电感的范围内进行变化。由于谐振电感增大，会对谐振延时造成影响（使之增大），同时，MOSFET的时序也必须进行相应的调整。增大的延时带来额外的占空比丢失，但是这样的折衷对性能的提升还是很值得的。

输出二极管缓冲器

如果选用了正确的饱和磁芯，就不需要RC缓冲器了。阻尼次级振荡所需的能量可以利用饱

和磁芯的磁芯损耗。还有，采用饱和磁芯作为缓冲器会产生更加干净的反向电压波形。

饱和磁芯可以看作是一个电感并联一个电阻的模型，这个电阻模拟了磁芯损耗，该磁芯损耗有助于阻尼源于输出二极管的振荡。下图给出了等效的电路图。




FIGURE 16. SNUBBER EQUIVALENT CIRCUIT

图 16 缓冲器的等效电路

图中， V_T 表示变压器次级绕组， L_T 为次级的漏感， L_C 与 R_C 分别代表饱和磁芯的电感与磁芯损耗， C_D 为反向恢复期间输出二极管的结电容。在反向恢复期间，饱和磁芯正在脱离饱和状态，电感逐渐增加。在此期间， V_T 将施加在由 L_C 与 R_C 形成的并联网路上。感性阻抗会高于 R_C ，因此 R_C 处于主导地位，与 L_T 以及 C_D 形成L-R-C电路。这形成了比在输出二极管上放置一个RC网络更加有效的缓冲器。

磁芯损耗等效的电阻为磁芯几何形状、所施加的波形以及磁芯材料的函数。磁芯损耗电阻与磁芯损耗成反比。较大的磁芯损耗对应较低电阻 R_C ，导致更好的阻尼效果。下式给出了磁芯损耗的近似估算公式。

$$P_C \propto f \times (V_C)^2 \times \left[\frac{l_m}{N} \right] \times \left[\frac{\mu H_{SAT}}{R_K} \right] \quad (\text{EQ. 16})$$

这里， f 为开关频率， V_C 为磁芯两端的电压， R_K 为与磁芯材料有关的磁芯损耗电阻常数。如果具有足够的阻尼能力，那么 V_C 与 V_T 大约相等。增大开关频率或者磁芯两端的电压都会增大磁芯损耗，改变磁芯的几何形状也会产生影响。这个公式在求解饱和磁芯工作时过热的的问题是很有用处的。注意，虽然 l_m 对阻滞时间没有影响，但的确会影响磁芯损耗。

选择正确的磁芯

至此，理论问题已经讨论完毕，下一步就是选择正确的磁芯。本手册只是指导用户在选择饱和磁芯的时候给出正确的方向。

对于5V或者更低的输出设计来说，可以从W系列材料的单匝数磁芯入手，例如Magnetics公司的40705。对于更高的输出电压， V_{CORE} 更高，要求饱和磁芯具有更多匝数。例如，对于48V的输出设计，就需要4匝的磁芯来保持相同的阻尼性能。还有，磁芯损耗也会引起问题，因此，建议从F系列材料入手选择。

施加在饱和磁芯上的阻滞电压时间波形并不是简单的。磁芯两端的电压在图 17 中给出说明。




FIGURE 17. VARIOUS CORE BLOCKING TIMES

图 17 不同的磁芯阻滞时间

图 17 显示了三种不同磁芯的阻滞电压波形，每一种磁芯具有不同的阻滞时间。阻滞电压波形源于谐振的振铃。每一条曲线表明了不同的磁芯的阻滞时间。

- **曲线 A** 表示磁芯的阻滞时间不足，峰值电压没有达到输出二极管的反向电压大小。要解决这个问题，要么增大磁芯面积，要么增大匝数。对初级的影响是谐振时间将会变短，就需要更大的负载来进行 ZVS。
- **曲线 B** 代表了磁芯的峰值电压恰好等于输出二极管的反向电压大小。此为最优的设计。此时对于谐振阶段具有足够的阻滞，但是又不会太大以免影响最大的占空比。当初级 MOSFET 的 D-S 电压降振荡至 0V 时，就到了不再需要阻滞时间的点了。
- **曲线 C** 表示阻滞过多的情况。曲线表明由于变压器次级电压不足而引起的电压钳位。这也会严重影响输出电感的最大占空比，同时也会增大磁芯损耗。对于这种情况，可以减小磁芯面积或者减小匝数来解决。

选择磁芯的时候可以采用“拇指原则”，也就是设置阻滞时间使得钳位刚好发生时为止。如果阻滞能力不足，就很难进行 ZVS 开关。如果阻滞能力过大，磁芯饱和所需要的时间过长，同时也会使有效占空比降低，而且，还会引起更大的饱和磁芯损耗。

不同的材料对阻滞有不同的影响。Magnetics 公司的 W 系列与 J 系列材料具有完全相同的阻滞特性。F 系列、R 系列以及 Metglas® 材料则具有较高的 H_c 值，要求较大的反向电流来进行复位。对于 5V 输出的设计来说，这些材料需要额外的线圈绕组来承担偏置 B-H 回线的电流，如图 21。对于 48V 输出设计，这些材料不需要额外的线圈绕组，但是比 W 系列材料需要更多的匝数，因为乘积 μH_{SAT} 较低。

所需要的阻滞程度取决于用户的要求。良好的阻滞设计要求较欠阻滞设计的饱和磁芯消耗更多的功率。W 系列与 J 系列材料具有完全相同的阻滞特性，但是 J 系列材料具有更大的磁芯损耗电阻，因此并不像 W 系列阻滞得那么良好。F 系列、R 系列以及 Metglas® 材料通常不能提供足够的阻滞，除非增加如图 21 所示的额外的线圈绕组，或者在磁芯上并联一个额外的电阻。并联的电阻降低了整体的磁芯损耗电阻，使得功率在另一个元件中消耗。

另外需要考虑的一个效应是工作频率。磁芯损耗正比于工作频率。对于铁磁材料（像 W、J 以及 R 系列），频率上限大概在 150kHz 左右，对于 Metglas® 材料，频率上限可达 200kHz。

热问题

饱和磁芯的最大的问题之一就是由于磁芯损耗所引起的温升。取决于不同材料，这个问题可能会成为主要的问题。

所有的磁性材料都具有一个我们所熟知的居里温度。如果超过该温度，材料的相对磁导率 μ_r 就会下降为 1，与自由空间的相对磁导率相同。在实际的设计中，磁芯决不能达到这个温度点。不同材料的居里温度有很大的不同，例如，Magnetics 公司的 F 系列材料的居里温度为 250°C，而 W 系列材料的居里温度则只有 125°C。

有几种不同的方法来降低饱和磁芯的温升。保持阻滞时间尽可能的短，或者保持最低的开关频率都可以降低磁芯温升。另外一个办法就是采用对于二极管电压振铃具有低阻尼的材料，同时并联一个电阻。增大 l_m 而保持 A_e 不变会增大磁芯损耗以及对二极管电压振铃的阻尼。但是，增大表面积与体积的比率会使增大的散热能力大于增加的磁芯损耗的大小。上述方法用了之后，磁芯温度仍然很高的话，可以采用下列技术。

减小导线的发热能有助于降低整体温度。不要采用一根较粗的导线，而要采用多根相互绝缘的并行导线，这些导线的半径小于工作频率下的趋肤深度。不要把导线绑成一束，以避免由于导线的发热而形成局部的热源点。在磁芯绕组与 PCB 电路板的大面积覆铜之间，用短线连接，以利于热量从磁芯中导出。

将磁芯置于高速气流空中也是一个较好的办法。但是，必须仔细测量磁芯的温度，以探测气流中的“死点”，磁芯中的死点部分，由于气流最小，可能具有很高的温度。

还可以在饱和磁芯上安装散热片，下图就给出了带有散热片的设计。




FIGURE 18. SATURABLE CORE HEATSINK

图 18 饱和磁芯的散热片

图 18 给出了具有 4 匝绕组的饱和磁芯安装在作为散热片的金属板上的情形。磁芯与散热片之间为导热胶或者环氧树脂，使得饱和磁芯、绕组以及金属板之间具有良好的导热性能。该方法是冷却饱和磁芯的非常有效的方法。

一些磁芯材料由于其具有较高的居里温度，可以工作在较高的温度下。但是，如果温度超过 130°C，就需要根据相关的安全规范，重新设计高热绝缘等级的组件。

结论

本设计指南给出了提升 ZVS 型全桥拓扑的 ZVS 工作范围的几种技术。像变压器等一些技术比较容易实行，而饱和磁芯则具有其他一些非常显著的优点。本指南还给出了采用这些技术时一些实际的设计考虑与指导原则。

参考文献

- [1] Lloyd H Dixon Jr., "Eddy Current Losses in Transformer Windings and Circuit Wiring", SEM600 Unitrode Seminar
- [2] Magnetics Inc. Ferrite Cores catalog, 1999

附录

下面的部分给出了关于饱和磁芯的实用电路配置。




FIGURE 19. CONSTANT BLOCKING TIME CIRCUIT

图 19 恒定阻滞时间的电路

恒定阻滞时间

对于宽输入范围的稳压器来说，主要的问题是阻滞时间会随着输入电压的减小而增大。这个问题可以采用下面的电路来解决。这个电路有点像磁放大器，但是不调节输出电压，阻滞时

间随变压器次级电压的降低而近似保持恒定不变。电路中采用 D5、D4 与 C1 作为峰值检测电路，R2 与 R3 构成分压器，对输出电压与 C1 上的电压进行分压。随着变压器次级电压的下降，栅极—源极之间的电压增大，Q1 通过更多的电流。随着流经 Q1 电流的增大，饱和磁芯的阻滞作用降低。R1 为限流电阻，D3 使得电流只能单向流动。（注意：本配置可用于有中间抽头的变压器输出。）

要注意输出二极管上的反向电压的大小。当饱和磁芯禁用的时候，就不会具有阻尼作用，输出二极管上的反向电压振铃幅度可能会非常大。

磁放大器后置稳压器

下图为可用于 ZVS 型全桥拓扑的磁放大器电路。该电路不仅能够利于对输出绕组进行后稳压，同时还能够有助于对变换器进行 ZVS 操作。对于这种应用，最佳的饱和磁芯材料可以采用 Permalloy 80 (Magnetics 公司) 或者 Metglas® 2714A 合金，或者等效的材料。为了能够控制采用这些材料时的输出电压，必须能够在很宽的范围进行阻滞，这会导致较高的电压时间积，同时也增大磁芯损耗。




FIGURE 20. MAG-AMP CIRCUIT

图 20 磁场放大器电路

B-H 回线调节

前面已经提到过，一些具有较高 Hc 值的磁性材料，例如 Metglas® 材料，并不适合用于 ZVS 变换器的饱和磁芯。这些材料的主要问题为没有足够的复位电流来对饱和磁芯进行复位。要解决这个问题，可以在磁芯中增加一小段 I_m ，以调整 B-H 回线。




FIGURE 21. B-H LOOP MODIFIER CIRCUIT

图 21 B-H 回线调整电路

所有Intersil美国公司的产品均按照ISO9000质量认证体系来生产、装配以及测试。可以通过网站www.intersil.com/design/quality来浏览Intersil公司的质量认证证书。

Intersil公司按照说明进行销售。Intersil公司保留随时更改电路设计、软件和/或产品规格的权利，恕不另行通知。读者应在下订单之前确认数据手册是最新版本。Intersil公司提供的数据可以认为是准确可靠的。但Intersil公司或其子公司不对其数据的使用负责，也不对因使用本产品而造成的专利或其他权利侵权负责。没有通过默示或其他方式对Intersil公司或其子公司的专利权进行许可授权。

要了解关于 Intersil 公司及其产品，请访问网站 www.intersil.com。